Samsung ha anunciado el inicio la producción de chips con un proceso de 3 nanómetros (nm) gracias a la implementación de la arquitectura de transistores 'Gate-All-Around' (GAA), que mejora la eficiencia energética
La tecnología detrás
La tecnología de apilamiento GAA a la que ha recurrido Samsung emplea nanoláminas con canales más anchos en lugar de nanocables con canales más estrechos para hacer transistores, un diseño con el que mejora la eficiencia energética y el rendimiento.
Esta arquitectura se recoge bajo el nombre de Multi-Bridge-Channel FET (MBCFET), que reduce el voltaje de suministro y aumenta la capacidad de corriente de la unidad, superando las ventajas que hasta ahora ofrecería FinFET, como recoge Samsung en un comunicado.
La aplicación de MBCFET en la fabricación de semiconductores permite producir transistores de 3nm que, en el caso de la primera generación y respecto al proceso de litografía de 5nm reduce el consumo energético en un 45 por ciento y mejora el rendimiento en 23 %. El área de la superficie también se reduce en un 16 %.
Samsung ha estado trabajando en la tecnología 3 nm / GAAFET desde 2019, y los chips de prueba se produjeron el año pasado, lo que significa que la compañía tuvo tiempo más que suficiente para hacer el trabajo preparatorio necesario antes del anuncio de la nueva litografía. (Con información de Europa Press)
Te recomendamos METADATA, el podcast de tecnología de RPP. Noticias, análisis, reseñas, recomendaciones y todo lo que debes saber sobre el mundo tecnológico. Para escucharlo mejor, #QuedateEnCasa.
